Simulador de Puertas Lógicas

Simulador de Puertas Lógicas

El Simulador de Puertas Lógicas es un entorno virtual gratuito para circuitos de lógica digital. Escriba cualquier expresión booleana usando puertas AND, OR, NOT, NAND, NOR, XOR y XNOR y el simulador la analizará inmediatamente para crear un circuito a nivel de puertas, dibujará el diagrama en el lienzo, completará la tabla de verdad completa para hasta 5 entradas y le permitirá cambiar cada entrada con un toque para observar la propagación de la señal en tiempo real. Está diseñado para estudiantes que aprenden electrónica digital, ingenieros que prototipan circuitos combinacionales y cualquier persona que desee probar una expresión booleana antes de implementarla en una placa de prueba, esquema o código HDL.

¿Qué es una puerta lógica?

Una puerta lógica es el bloque de construcción fundamental de un circuito digital: un elemento electrónico que toma una o más entradas binarias (cada una 0 o 1, a menudo llamadas BAJO y ALTO) y produce una única salida binaria determinada por una función booleana fija. Las puertas lógicas se implementan en silicio como redes de transistores — típicamente CMOS — y son la realización física del álgebra de Boole. Cada computadora, smartphone y controlador digital es, en última instancia, una composición a escala de miles de millones de estas siete puertas básicas.

Las siete puertas básicas de un vistazo

Puerta AND

La salida es 1 solo cuando todas las entradas son 1 — piense en ello como una conexión de interruptores en serie. Se usa para aplicar múltiples condiciones, enmascarar bits e implementar la conjunción lógica. Componente industrial: 7408 (cuatro puertas AND de 2 entradas).

Puerta OR

La salida es 1 cuando al menos una entrada es 1 — piense en ello como una conexión de interruptores en paralelo. Se usa para circuitos de alarma, configuración de bits y disyunción lógica. Componente industrial: 7432.

Puerta NOT (inversor)

Una puerta de una sola entrada que simplemente invierte 0 a 1 y 1 a 0. Se usa para negar señales, generar líneas complementarias y como el elemento activo de CMOS. Componente industrial: 7404.

Puerta NAND

La negación de AND — genera 0 solo cuando todas las entradas son 1. NAND es una puerta universal: cualquier función booleana se puede construir usando solo puertas NAND, por lo que NAND domina en el CMOS producido en masa. Componente industrial: 7400.

Puerta NOR

La negación de OR — genera 1 solo cuando todas las entradas son 0. También es una puerta universal. Famosamente fue la puerta principal del Ordenador de Guía del Apolo, construido íntegramente con puertas NOR de 3 entradas. Componente industrial: 7402.

Puerta XOR

La OR exclusiva genera un 1 cuando un número impar de entradas es 1. Es fundamental en sumadores binarios (el bit de suma), generadores de paridad, comparadores y en la función de ronda de AES. Componente industrial: 7486.

Puerta XNOR

La negación de XOR — genera un 1 cuando las entradas son iguales. A menudo se llama puerta de equivalencia y se usa como comparador de un bit. Componente industrial: 74266.

Cómo usar este simulador

1. Escriba o construya su expresión en el cuadro de entrada en la parte superior. Puede escribir directamente o tocar los botones del teclado para variables y operadores. Se acepta tanto la sintaxis de palabras (AND, OR, NOT) como la sintaxis simbólica (&, |, !, ^).
2. Haga clic en Simular. El simulador analiza su expresión, verifica la sintaxis, extrae las variables y calcula la salida para cada combinación (hasta 32 filas para 5 entradas).
3. Accione los interruptores de entrada sobre el diagrama del circuito. Cada interruptor es un botón en el que se puede hacer clic para alternar entre 0 y 1; el circuito se actualiza en tiempo real, resaltando los cables activos en rojo y encendiendo el LED de salida verde cuando Y = 1.
4. Lea la tabla de verdad. Se enumeran todas las combinaciones de entrada posibles junto con su salida; la fila que coincide con el estado actual del interruptor aparece resaltada.
5. Verifique las formas canónicas. El simulador escribe los equivalentes de Suma de Productos y Producto de Sumas — el punto de partida para la minimización con mapas de Karnaugh o la reducción de Quine–McCluskey.
6. Siga la evaluación. El panel paso a paso muestra cómo se reduce la expresión puerta por puerta para una entrada de muestra, lo cual es especialmente útil para depurar expresiones anidadas.

Sintaxis de expresión aceptada

• Variables: letras individuales de la A a la Z (las minúsculas se convierten automáticamente). Hasta 5 variables distintas por expresión.
• Constantes: 0, 1, o TRUE/FALSE.
• Operadores de palabra: AND, OR, NOT, NAND, NOR, XOR, XNOR (insensible a mayúsculas).
• Operadores simbólicos: & o * para AND, | o + para OR, ! o ~ para NOT, ^ para XOR.
• Agrupación: los paréntesis ( ) se pueden anidar libremente.
• Precedencia (de mayor a menor): NOT > AND/NAND > XOR/XNOR > OR/NOR. Use paréntesis en caso de duda.

Por qué vale la pena explorar estos preajustes

Función de mayoría (3 entradas)

(A AND B) OR (A AND C) OR (B AND C) — la salida es 1 siempre que al menos dos de las tres entradas sean 1. Este es el corazón de los circuitos de votación con redundancia modular triple (TMR) utilizados en el sector aeroespacial y en la computación tolerante a fallos.

Multiplexor 2 a 1

(A AND NOT S) OR (B AND S) — cuando la línea de selección S es 0, la salida transmite A; cuando S es 1, transmite B. Los multiplexores son el tejido de enrutamiento de las rutas de datos y la tabla de búsqueda (LUT) de una FPGA es literalmente una cascada de multiplexores.

Paridad de 3 bits

A XOR B XOR C — genera 1 cuando un número impar de entradas es 1. Los verificadores de paridad se usan en la detección de errores de RAM, la comunicación UART y el almacenamiento RAID.

Semisumador

El bit de suma de un sumador de 1 bit es A XOR B; el bit de acarreo es A AND B. Encadenar estos produce el sumador de acarreo en serie en el núcleo aritmético de cada CPU.

Esenciales del álgebra de Boole

Identidades fundamentales

• Identidad: A + 0 = A; A · 1 = A
• Nulo: A + 1 = 1; A · 0 = 0
• Idempotencia: A + A = A; A · A = A
• Complemento: A + ¬A = 1; A · ¬A = 0
• Doble negación: ¬(¬A) = A
• Leyes de De Morgan: ¬(A · B) = ¬A + ¬B; ¬(A + B) = ¬A · ¬B
• Distributiva: A · (B + C) = (A · B) + (A · C)
• Absorción: A + (A · B) = A; A · (A + B) = A

Suma de Productos (SOP)

Tome cada fila donde la salida sea 1, escriba cada una como un producto de variables (sin complementar para 1, complementada para 0) y júntelas con la operación OR. Cada función booleana tiene una SOP única — el simulador imprime la suya automáticamente.

Producto de Sumas (POS)

Lo dual de SOP: tome cada fila donde la salida sea 0, escríbala como una suma con entradas en 1 complementadas y entradas en 0 normales, luego aplique AND a todos los factores. Útil cuando la función tiene más unos que ceros.

Aplicaciones reales de las puertas lógicas

• Unidades aritmético-lógicas (ALU): sumadores, restadores y comparadores dentro de cada CPU.
• Celdas de memoria: los flip-flops SR, D, JK y T son todos composiciones de puertas NAND o NOR.
• Codificadores y decodificadores: traducen entre representaciones one-hot y binarias en decodificadores de direcciones y controladores de pantalla.
• Lógica de control: máquinas de estados finitos, controladores de semáforos, máquinas expendedoras.
• Detección de errores: verificadores de paridad, motores CRC, codificadores de código Hamming.
• Criptografía: XOR es la operación central en los cifrados de flujo y en las funciones de ronda de los cifrados de bloque.
• FPGA: las tablas de búsqueda implementan redes de puertas arbitrarias almacenando una tabla de verdad directamente.

Consejos para leer el diagrama del circuito

• Las entradas son terminales circulares a la izquierda, etiquetadas con el nombre de la variable y el valor actual.
• Las puertas utilizan los símbolos estándar ANSI/IEEE: forma de D para AND, escudo curvo para OR, triángulo más círculo para NOT, y así sucesivamente. El pequeño círculo en la salida marca las variantes negadas (NAND, NOR, XNOR).
• Los cables están codificados por colores: rojo (con un brillo sutil) cuando llevan 1, azul cuando llevan 0.
• La salida aparece en el borde derecho como un círculo verde lleno cuando Y = 1, y gris tenue cuando Y = 0.

Preguntas frecuentes

¿Qué operadores puedo usar en la expresión booleana?

El simulador acepta tanto operadores de palabra (AND, OR, NOT, NAND, NOR, XOR, XNOR) como operadores simbólicos. Use & o * para AND, | o + para OR, ! o ~ for NOT, y ^ para XOR. Las variables son letras individuales de la A a la Z (insensible a mayúsculas), y 0 y 1 se aceptan como constantes. Los paréntesis pueden anidarse libremente para controlar el orden de evaluación.

¿Cuál es la diferencia entre las puertas NAND y NOR?

NAND (NOT AND) genera 1 siempre que el resultado AND de sus entradas sea 0; es decir, en todos los casos excepto cuando todas las entradas son 1. NOR (NOT OR) genera 1 solo cuando todas las entradas son 0. Ambas se consideran puertas universales porque cualquier función booleana puede construirse usando solo puertas NAND, o solo puertas NOR, por lo que son los bloques de construcción de los circuitos integrados CMOS.

¿Por qué XOR produce 1 para un número impar de entradas en 1?

XOR (OR exclusiva) genera 1 cuando sus dos entradas son diferentes. Las puertas XOR encadenadas funcionan como un verificador de paridad: la salida es 1 cuando el número total de entradas en 1 es impar, y 0 cuando es par. Es por esto que las puertas XOR se usan en generadores de paridad, circuitos de detección de errores y en la salida de suma de los sumadores binarios.

¿Cuántas variables puede manejar el simulador?

El simulador admite hasta 5 variables distintas, proporcionando un máximo de 32 filas en la tabla de verdad. Este límite permite que la tabla de verdad y el diagrama del circuito sigan siendo legibles. Si introduce una expresión con más de 5 variables, la herramienta le solicitará que la reduzca.

¿Qué es la forma de Suma de Productos?

La Suma de Productos (SOP) es una forma booleana canónica en la que la expresión se escribe como una operación OR de términos AND. Cada término AND se corresponde con una fila de la tabla de verdad cuya salida es 1. SOP es el método directo para convertir una tabla de verdad de nuevo en una expresión booleana y es el punto de partida para la minimización con mapas de Karnaugh y Quine–McCluskey.

¿Puedo usar la herramienta para diseñar hardware real?

Sí, el simulador es útil para el aprendizaje de lógica digital, tareas académicas, prototipado en placas de prueba con circuitos integrados de la serie 74 y para la exploración de diseño inicial en proyectos de FPGA o ASIC. El diagrama del circuito muestra el número de puertas y la estructura, lo que ayuda a estimar la cantidad de chips o el uso de tablas de búsqueda antes de pasar a un editor de esquemas.

Lectura adicional

• Puerta lógica — Wikipedia
• Álgebra de Boole — Wikipedia
• Mapa de Karnaugh — Wikipedia
• Leyes de De Morgan — Wikipedia
• CMOS — Wikipedia