論理ゲートシミュレーター
AND, OR, NOT, NAND, NOR, XOR, XNORゲートを使用して、オンラインでデジタル論理回路を構築・シミュレーションします。即時に真理値表、アニメーション回路図、標準論理式、ステップバイステップの評価結果を取得できます。
広告ブロッカーにより広告を表示できません
MiniWebtool は広告収入によって無料で提供されています。このツールがお役に立った場合は、広告なしの閲覧とより多い毎日の利用回数のためにアップグレードするか、MiniWebtool.com を許可して再読み込みしてください。
- MiniWebtool.com の広告を許可して再読み込み
- またはアップグレードして広告なしと高い日次上限を利用
論理ゲートシミュレーター
論理ゲートシミュレーターは、デジタル論理回路のための無料オンラインサンドボックスです。AND、OR、NOT、NAND、NOR、XOR、XNORゲートを使用して論理式を入力すると、シミュレーターが即座にゲートレベルの回路に解析し、キャンバス上に図を描画し、最大5入力の完全な真理値表を作成します。タップ操作で各入力を切り替えて、信号がリアルタイムで伝播する様子を観察できます。デジタル電子工学を学ぶ学生、組合せ回路をプロトタイピングするエンジニア、あるいはブレッドボードや回路図、HDLコードに落とし込む前に論理式をテストしたいすべての人向けに設計されています。
論理ゲートとは？
論理ゲートは、デジタル回路の基本構成要素です。1つ以上のバイナリ入力（0または1、LOWとHIGHとも呼ばれます）を受け取り、固定された論理関数によって決定される単一のバイナリ出力を生成する電子部品です。論理ゲートはシリコン上でトランジスタネットワーク（通常はCMOS）として実装され、ブール代数の物理的実現を担います。すべてのコンピュータ、スマートフォン、デジタルコントローラーは、最終的にはこれら7つの基本ゲートの何十億もの組み合わせでできています。
7つの基本ゲートの概要
↔ モバイルでは横にスワイプして、すべての出力状態を比較できます。
| ゲート | 記号 | 論理式 | A=0B=0 | A=0B=1 | A=1B=0 | A=1B=1 |
|---|---|---|---|---|---|---|
| AND | A · B | Y = A · B | 0 | 0 | 0 | 1 |
| OR | A + B | Y = A + B | 0 | 1 | 1 | 1 |
| NOT | ¬A | Y = ¬A | A=0 → Y=1 | A=1 → Y=0 | ||
| NAND | ¬(A · B) | Y = ¬(A · B) | 1 | 1 | 1 | 0 |
| NOR | ¬(A + B) | Y = ¬(A + B) | 1 | 0 | 0 | 0 |
| XOR | A ⊕ B | Y = A ⊕ B | 0 | 1 | 1 | 0 |
| XNOR | ¬(A ⊕ B) | Y = ¬(A ⊕ B) | 1 | 0 | 0 | 1 |
ANDゲート
出力はすべての入力が 1 のときにのみ 1 になります。スイッチの直列接続として考えることができます。複数の条件を強制したり、ビットをマスクしたり、論理積を実装したりするために使用されます。代表的な部品：7408（2入力AND ×4）。
ORゲート
出力は少なくとも1つの入力が 1 のときに 1 になります。スイッチの並列接続として考えることができます。アラーム回路、ビットセット、論理和に使用されます。代表的な部品：7432。
NOTゲート（インバータ）
0 を 1 に、1 を 0 に反転させる単一入力のゲートです。信号の否定、補数ラインの生成、CMOS の能動素子として使用されます。代表的な部品：7404。
NANDゲート
AND の否定で、すべての入力が 1 のときにのみ 0 を出力します。NAND は万能ゲートであり、NAND ゲートのみを使用してあらゆる論理関数を構築できるため、量産される CMOS の主流となっています。代表的な部品：7400。
NORゲート
OR の否定で、すべての入力が 0 のときにのみ 1 を出力します。これも万能ゲートです。3入力 NOR ゲートのみで構築されたアポロ誘導コンピュータのコアゲートとして有名です。代表的な部品：7402。
XORゲート
排他的論理和は、入力のうち 1 の数が奇数のときに 1 を出力します。バイナリ加算器（和ビット）、パリティ生成、比較器、AES のラウンド関数において極めて重要です。代表的な部品：7486。
XNORゲート
XOR の否定で、入力が等しいとき（一致するとき）に 1 を出力します。一致ゲートとも呼ばれ、1ビット比較器として使用されます。代表的な部品：74266。
このシミュレーターの使い方
- 上部の入力ボックスに論理式を入力または構築します。直接入力することも、キーパッドボタンを使用して変数や演算子を選択することもできます。単語構文（AND、OR、NOT）と記号構文（&、|、!、^）の両方に対応しています。
- 「シミュレート」をクリックします。シミュレーターが式を解析し、構文を確認し、変数を抽出して、あらゆる組み合わせ（5入力の場合は最大32行）の出力を計算します。
- 回路図の上にある入力トグルを切り替えます。各トグルはクリック可能なボタンで、0 と 1 を切り替えます。回路はリアルタイムで更新され、アクティブなワイヤは赤色で強調表示され、Y = 1 のときは緑色の出力 LED が点灯します。
- 真理値表を確認します。考えられるすべての入力の組み合わせとそれに対応する出力がリストされます。現在のトグルの状態に一致する行が強調表示されます。
- 標準形を確認します。シミュレーターは主加法標準形（SOP）と主乗法標準形（POS）を書き出します。これらはカルノー図による簡略化やクワイン・マクラスキー法による簡略化の出発点となります。
- 評価ステップを確認します。ステップバイステップパネルには、特定の入力に対して式がどのようにゲートごとに簡略化されるかが表示されます。これは、ネストされた式のデバッグに特に役立ちます。
対応している構文
- 変数: A から Z までの 1 文字（小文字は自動的に大文字に変換されます）。1つの式につき最大 5 つの異なる変数まで。
- 定数:
0、1、またはTRUE/FALSE。 - 単語演算子:
AND、OR、NOT、NAND、NOR、XOR、XNOR（大文字小文字を区別しません）。 - 記号演算子: AND には
&または*、OR には|または+、NOT には!または~、XOR には^。 - グループ化: 括弧
( )を自由にネストできます。 - 優先順位（高い順）:
NOT>AND/NAND>XOR/XNOR>OR/NOR。迷ったときは括弧を使用してください。
探索すべきプリセット回路
多数決関数（3入力）
(A AND B) OR (A AND C) OR (B AND C) — 3つの入力のうち少なくとも2つが 1 のときに出力が 1 になります。これは、航空宇宙やフォールトトレラント・コンピューティングで使用される3重系冗長（TMR）投票回路の核心です。
2-to-1 マルチプレクサ
(A AND NOT S) OR (B AND S) — 選択ライン S が 0 のときは入力 A を出力し、S が 1 のときは入力 B を出力します。マルチプレクサはデータパスのルーティング構造であり、FPGA のルックアップテーブルは文字通りマルチプレクサの連鎖です。
3ビットパリティ
A XOR B XOR C — 1 の入力が奇数のときに出力が 1 になります。パリティチェッカーは、RAM の誤り検出、UART 通信、RAID ストレージで使用されます。
半加算器
1ビット加算器の「和（Sum）」ビットは A XOR B であり、「桁上げ（Carry）」ビットは A AND B です。これらを連鎖させることで、あらゆる CPU の算術演算の核となる桁上げ伝播加算器が構築されます。
ブール代数の基本
主な恒等式
- 同一性: A + 0 = A; A · 1 = A
- 有界性: A + 1 = 1; A · 0 = 0
- 等冪性: A + A = A; A · A = A
- 補元性: A + ¬A = 1; A · ¬A = 0
- 二重否定: ¬(¬A) = A
- ド・モルガンの法則: ¬(A · B) = ¬A + ¬B; ¬(A + B) = ¬A · ¬B
- 分配法則: A · (B + C) = (A · B) + (A · C)
- 吸収法則: A + (A · B) = A; A · (A + B) = A
主加法標準形 (SOP)
出力が 1 になるすべての行を取り出し、それぞれを変数の積（1 の場合はそのまま、0 の場合は否定）として記述し、それらを OR でつなぎます。すべての論理関数には一意の SOP が存在し、シミュレーターはそれを自動的に表示します。
主乗法標準形 (POS)
SOP の双対です。出力が 0 になる各行を取り出し、1 の入力を反転させ 0 の入力をそのままにした和として記述し、それらすべての因子の AND をとります。関数の出力に 0 よりも 1 が多い場合に便利です。
論理ゲートの現実世界での応用
- 算術論理演算装置 (ALU): すべての CPU 内部にある加算器、減算器、比較器。
- メモリセル: SR、D、JK、Tフリップフロップはすべて NAND または NOR ゲートの組み合わせです。
- エンコーダとデコーダ: アドレスデコーダやディスプレイディライバにおいて、ワンホット表現とバイナリ表現の間で変換を行います。
- 制御ロジック: 有限状態マシン、交通信号コントローラー、自動販売機。
- 誤り検出: パリティチェッカー、CRC エンジン、ハミング符号エンコーダ。
- 暗号化: XOR はストリーム暗号やブロック暗号のラウンド関数における中核的な操作です。
- FPGA: 真理値表を直接格納することで、ルックアップテーブルが任意のゲートネットワークを実装します。
回路図の読み方のコツ
- 入力は左側の円形の端子で、変数名と現在の値が表示されます。
- ゲートは標準的な ANSI/IEEE 記号を使用しています。AND は D 字型、OR は曲線的な盾型、NOT は三角形に丸（バブル）などです。出力にある小さな丸は、否定されたバリアント（NAND、NOR、XNOR）を示します。
- ワイヤは色分けされています。1 を伝送しているときは赤色（かすかな光を伴う）、0 を伝送しているときは青色です。
- 出力は右端に表示され、Y = 1 のときは緑色の塗りつぶされた円、Y = 0 のときは暗い灰色になります。
よくある質問
論理式で使用できる演算子は何ですか？
シミュレーターは、単語演算子（AND、OR、NOT、NAND、NOR、XOR、XNOR）と記号演算子の両方を受け入れます。AND には & または *、OR には | または +、NOT には ! または ~、XOR には ^ を使用してください。変数は A から Z までの 1 文字（大文字小文字を区別しない）で、定数として 0 と 1 が使用可能です。括弧を自由にネストして評価順序を制御できます。
NANDゲートとNORゲートの違いは何ですか？
NAND（NOT AND）は、入力の AND が 0 のときに 1 を出力します。つまり、すべての入力が 1 の場合を除き、常に 1 を出力します。NOR（NOT OR）は、すべての入力が 0 のときにのみ 1 を出力します。これらはどちらも万能ゲートと呼ばれ、NAND ゲートのみ、または NOR ゲートのみを使用してあらゆる論理関数を構築できるため、CMOS 集積回路の構成要素となっています。
なぜXORは1の入力が奇数のときに出力が1になるのですか？
XOR（排他的論理和）は、2つの入力が異なるときに 1 を出力します。連鎖した XOR はパリティチェッカーとして機能し、1 の入力の総数が奇数のときに出力は 1、偶数のときに出力は 0 になります。そのため、XOR ゲートはパリティ生成回路、誤り検出回路、およびバイナリ加算器の和出力に使用されます。
シミュレーターはいくつの変数まで扱えますか？
シミュレーターは最大 5 つの異なる変数をサポートしており、最大 32 行の真理値表を作成できます。この制限により、真理値表の読みやすさと回路図の明快さが維持されています。5 つを超える変数を含む式を貼り付けた場合、ツールは変数を減らすよう求めます。
主加法標準形（Sum-of-Products）とは何ですか？
主加法標準形（SOP）は、式が AND 項の OR として記述される標準的な論理形式です。各 AND 項は、出力が 1 になる真理値表の行に対応します。SOP は、真理値表を論理式に戻す直接的な方法であり、カルノー図やクワイン・マクラスキー法による簡略化の出発点となります。
このツールを実際のハードウェア設計に使用できますか？
はい。このシミュレーターは、デジタル論理の学習、宿題の解決、74シリーズ IC を使用したブレッドボードの試作、FPGA や ASIC プロジェクトの初期設計の検討に役立ちます。回路図にはゲート数と構造が表示されるため、回路図エディタに移行する前に、チップ数やルックアップテーブルの利用率を見積もることができます。
参考文献
このコンテンツ、ページ、またはツールを引用する場合は、次のようにしてください：
"論理ゲートシミュレーター"（https://MiniWebtool.com/ja/論理ゲートシミュレーター/） MiniWebtool からの引用、https://MiniWebtool.com/
by miniwebtool team. 更新日: 2026年4月20日